文 | 半导体产业纵横

文 | 半导体产业纵横

2.5D封装正成为撑抓AI芯片高性能需求的中枢本事之一。

SK海力士准备去好意思国培植一个先进封装产线，谋略参加38.7 亿好意思元，培植一个2.5D封装量产线。到2028年下半年，认真参加运营。同期，台积电也正在对现存的8英寸和12英寸晶圆厂进行首要升级纠正，把主要坐褥90纳米及以上制程的芯片的工场，重心升级装配支抓芯片封装（CoWoS）和芯片封装（CoPoS）本事的先进封装坐褥线。

这些算作反应出一个趋势：半导体制造已进入“晶圆代工2.0”期间，制造、封装与测试的深度整合成为新的竞争焦点。

01 2.5D封装，有多重要？

跟着东谈主工智能本事快速发展，先进封装已卓著制程工艺成为半导体行业最热点规模。Yole集团数据骄贵，寰宇先进封装阛阓到2030年达到约800亿好意思元，将以9.4%的年复合增长率抓续增长。

这一演变并非一蹴而就。从1950年代的点对点封装（>0.5mm I/O间距），到1970年代的邻近穿孔封装（<0.5mm邻近间距），再到2010年后的2.5D与3D晶圆级封装，互连密度、I/O带宽和集成复杂度抓续提高。

那么，什么是2.5D封装？

简便来说，2.5D封装是一种通过硅中介层（Silicon Interposer）或镶嵌式桥接本事（如英特尔的EMIB）将多个芯片水平诱骗起来的本事。与传统的2D封装比拟，它允许在单一封装内集成更多功能单位，比如CPU、GPU、内存（HBM）和I/O模块；而与复杂的3D堆叠比拟，它又幸免了过高的制造难度和热顾问挑战。这种“不上不下的中间景象”适值为AI芯片提供了无缺的均衡。

AI芯片的一个显赫特色是需要高带宽和低延迟的芯片间通讯。举例，考试一个深度学习模子时，GPU需要与高带宽存储器（HBM）快速交换数据，而传统的封装本事时时受限于互连带宽和功耗。2.5D封装通过在芯片间引入高密度互连通谈，显赫提高了数据传输后果，同期保抓了相对简便的制造经由。这使得它相当符合AI加速器和数据中心处理器等高性能应用。

当今用于整合AI Chiplets (举例GPU以及存储)的主要先进封装本事，有两种。一种是硅中介层决议，如台积电的CoWoS，先将芯片通过Chip on Wafer（CoW）工艺诱骗至硅晶圆，再与基板整合；另一种是RDL中介层决议，如FOCoS（Fan Out Chip-on-Substrate），将芯片置于RDL介面上进行整合。

若RDL Interposer 上内埋有桥接结构（Bridge），则称为FOCoS-Bridge或FO-Bridge封装。举例AMD MI250，即是将GPU跟HBM整合在RDL Interposer上头，哄骗内埋的桥接结构提供较细的表现来诱骗GPU跟HBM。

台积电的CoWoS 严格来说也属于2.5D先进封装本事，由 CoW 和 oS 组合而来：先将芯片通过 Chip on Wafer（CoW）的封装制程诱骗至硅晶圆，再把 CoW 芯片与基板（Substrate）诱骗，整合成 CoWoS。英特尔在2.5D上有多个决议：EMIB 2.5D、Foveros-S 2.5D、Foveros-B 2.5D。

现时，HBM4是使用2.5D封装的典型代表，诸如AMD、NVIDIA 等企业已推出多款基于 2.5D 硅中介层的居品。

预测将来，行业的发展旅途正在缓缓明晰。IMEC以为，米兰体育官网互连层级与系统分区是3D 集成的中枢逻辑。2D 互连依赖平面布线与垂直过孔，而 3D 互连通过硅通孔（TSV）、微凸点、铜-铜径直键合等本事，终了芯片堆叠与中介层集成，形成从晶体管到封装基板的完整互连体系。

将来行业主要有两大发展标的：2.5D芯粒集成通过圭表化总线接口终了稳重芯片互连；3D-SOC 则通过协同联想，将片上互连收罗蔓延至 3D 空间，大幅提高互连密度。

2.5D封装的要害在于中介层。

台积电CoWoS本事的硅中介层尺寸从2016年的1.5倍光刻版尺寸（约1287mm²）演进至现时的3.3倍（约2831 mm²），可支抓8个HBM3堆叠，并谋略2026年推广至5.5倍尺寸（4719mm²）以兼容12个HBM4堆叠。

跟着HBM接口带宽提高，中介层的复杂度也在加多。当今典型中介层最多有四层金属，但已有居品收受多达十层的联想。联电先进封装总监指出：“在HBM4之后，就需要八到九层金属层。”层数加多会推高成本，同期带来机械强度与翘曲甩掉的挑战。日蟾光高等总监曹立宏暗意：“为了诽谤互连旅途并提高信号完整性，中介层厚度束缚减小，但需在厚度与机械踏实性之间获取均衡。”

现时绝大大批中介层为无源结构，仅提供互连功能。但由于硅中介层由半导体材料制成，将来有望集成晶体管，发展为有源中介层，用于电源顾问、I/O或光器件集成，尤其适用于AI和高性能狡计场景。

据semiengineering分析，米乐app下载为了幸免腾贵的成本，当今业内有两种模式：一种方法是寻找比硅更低廉的材料。有机中介层在材料和制形成本方面都更低，因为它是在面板上而非晶圆上制造的。硅需要后面研磨来流露硅通孔（TSV），而有机中介层则无需这些工艺设施。另一种模式是，使用硅桥接器代替硅中介层。每个桥接器的尺寸都小得多，从而不错提高良率。一个桥接器（或多个桥接器）的成本将远低于一个硅中介层的成本。

国内这边，2025年10月份，盛合晶微科创板IPO肯求已获受理。公司是中国大陆最早终了12英寸Bumping量产的企业之一，亦然首家提供14nm先进制程Bumping事业的企业，具备2.5D/3D IC超高密度微凸块的大限制量产技艺。

在基于TSV硅中介层的2.5D集成方面，盛合晶微是国内最早量产、限制最大的企业之一。据灼识说合统计，其2024年在中国大陆2.5D封装阛阓的收入份额约为85%，本事技艺与寰宇高出企业不存在代差。

长电科技推出XDFOI高密度扇出型封装平台，具备2.5D封装技艺，可支抓4nm节点Chiplet居品封装。该平台通过多层RDL布线和微凸点本事，终了芯片间的高密度互连，应用于迁徙结尾、边际AI等规模，本事联想达到国际先进水平。

通富微电在2.5D/3D封装规模获取打破，与AMD等客户配合，终了大尺寸FCBGA和2.5D封装量产。其TSV工艺成本较国外低40%，并通过皆集开发HBM本事，提高封装集成技艺，支抓高性能狡计、GPU等应用场景。

华天科技布局2.5D封装本事，12英寸晶圆级TSV产线聚焦CIS、MEMS等应用，良率达到85%。通过优化工艺经由和材料遴荐，提高封装性能和可靠性，缓缓减轻与国际先进水平的差距。

02 3D封装是下一步

2.5D仅仅过渡阶段，3D封装才是下一看法，最大的公道是把连线距离大大诽谤了。3D封装是通过垂直堆叠终了芯片立体集成，中枢本事包括硅通孔（TSV）和羼杂键合（Hybrid Bonding）。

TSV本事通过相连硅片的垂直导电通谈诱骗堆叠芯片，如三星X-Cube本事基于TSV终了SRAM与逻辑芯片的3D堆叠，诽谤信号旅途以提高速率和能效。羼杂键合本事（如台积电SoIC的Cu-Cu键合）则通过金属径直键合摈弃微凸点错误，终了10μm以下互连间距，带宽密度可达1TB/s/mm²，较传统微凸点提高10倍。

为支抓这一溜型，ASML一经向客户托福第一台专为先进封装应用开发的光刻机“TWINSCAN XT:260”，可用于3D芯片、Chiplets芯粒的制造与封装。

XT:260的看法是搞定芯片封装日益增长的复杂性，称心全行业向3D集成、芯粒架构的转型，尤其是更大曝光面积、更高婉曲量的条件。收受波长为365纳米的i线光刻本事(i-line lithography)，辩别率约为400纳米，NA(孔径数值) 0.35，坐褥速率高达每小时270块晶圆，是现存先进封装光刻机的足足4倍。

此外，泛林集团也在旧年9月晓谕，已开发出用于先进半导体封装的新式千里积开辟“Vector Teos 3D”。该新址品是面向东谈主工智能（AI）和高性能狡计（HPC）芯片制造的开辟，其主要特色在于简略搪塞“异质集成”（即诱骗不同半导体）和三维（3D）垂直堆叠过程中出现的各种本事繁重。

03 结语

除了自建先进封装产能的SK海力士，越来越多的企业收拢契机，都在加速扩产先进封装。

日蟾光2025年9月晓谕，将K18B厂房的新建工程发包给福华工程股份有限公司，此举旨在搪塞将来先进封装产能的推论需求。11月又暗意，子公司日蟾光半导体董事和会过两项首要不动产与扩厂决议，准备扩产以搪塞AI带动芯片应用苍劲增长及客户对先进封装测试产能的进犯需求。

寰宇第二大OSAT企业Amkor（安靠）在2025年8月晓谕，对其在好意思国亚利桑那州皮奥里亚市的先进封测设施技俩进行首要治疗。新厂选址仍在皮奥里亚市，但占大地积从原先的56英亩扩大至104英亩，委果翻倍。

长电科技保抓全年85亿元老本开销谋略，重心投向先进封装的本事打破，以及汽车电子、功率半导体、动力阛阓等需求增长最快的规模；华天科技在旧年完成了ePoP/PoPt高密度存储器及应用于智能座舱与自动驾驶的车规级FCBGA封装本事，2.5D/3D封装产线完成通线。

寰宇产能的密集落地，印证了先进封装已从制造关节跃升为半导体竞争的中枢赛谈，要害在于谁更快霸占先机。